基于EF2 SOC FPGA 的相位激光测距

2020-03-03
浏览次数: 119

相位激光测距实现的测距精度次于三角测距(约1mm测距精度),测量距离适中(<200米),成本最低,但限于MCU资源和MCU主频,相位测距的测量频率较低,然而大部分工业应用场合都需要高速高精度低成本的测距传感器,实时监测工件运动的距离信息,传统的基于MCU的激光测距方案测量速度(最快大约30HZ)已不能满足要求,在物体运动过程中回光亮发生变化,系统还要花费额外的时钟资源在闭环增益调整上,测量速率就更低了。

针对此痛点,ANLOGIC推出了基于EF2 FPGA的相位激光测距方案,实现相位测距的高速(>100HZ)测量,发挥相位测距在工业应用领域的高精度低成本优势。


传统基于MCU的双发单收相位激光测距系统原理如下图:


基于EF2 SOC FPGA 的相位激光测距

图中,相位测距系统主要由系统增益控制,PLL控制,中频数字采样,数字信号处理,距离计算,用户接口协议几个关键部分构成。其中中频信号的采样处理,距离计算,人机交互接口占用整个系统的大部分资源,尤其是相位检测过程使用了FFT,数字相位计算,占用了大部分的系统时钟资源。


基于EF2 FAGA+M3的激光测距系统,将基本外设接口激光功率控制,APD增益控制,PLL控制,ADC采样,DFT,以及距离计算部分,全部放到FPGA逻辑内,M3硬核采用RTOS系统处理人机交互界面,电源管理,人机交互接口的工作,这样做的好处是基本驱动和计算单元全部用逻辑实现,使处理过程需要的时间最小化。


由于有充足的时间资源,可以将测距中频信号提高至10K或者更高,以实现高测量频率(>100HZ)下的高精度(1mm)测距。

基于EF2 SOC FPGA 的相位激光测距

▲EF2相位激光测距系统框图

基于EF2 SOC FPGA 的相位激光测距

▲ EF2相位激光测距应用于高精度无人机定高,高精度红外测温,工件加工检测、高精度激光建模等。


EF2应用于相位激光的优势:


● 单芯片解决相位测距的测量频率低问题,低成本解决行业痛点;

● 可利用IP灵活增减用户接口,减少开发周期;

● 利用4.2mm封装,可将产品体积做的极小;

● 单芯片具有(MCU+FPGA+DSP)的功能


文中部分图片来自网络,如侵权,请联系删除。


作者:鄢宜波

相关推荐
  • FPGA(Field Programmable Gate Array),现场可编程逻辑器件,具有可多次重复编程,当前FPGA已经发展到具有大容量、高速度SERDES、内嵌ARM等SIP硬核资源,广泛用于视频、通信等多个领域。FPGA内部的PLL,BRAM等硬核资源非常宝贵,不同的FPGA等级,BRAM容量也相差很大,容量越多的BRAM,通常是逻辑门数比较多的器件,价格也相对昂贵。当使用低、中等资源规模的FPGA,需要大容量存储应用时,通常选择SDRAM等存储器件,做容量扩展,而SDRAM有比较复杂的接口操作时序,需要提供灵活且高效的控制器,对于应用产品研发人员以及产品面市时间,提出了更多的挑战。FPGA中常用的BRAM分为以下三种。本方案提供一种与BRAM类似的接口,实现64Mb的虚拟BRAM,使用者按照BRAM接口来操作,来实现大数据缓存。实现的虚拟BRAM具有以下特点▲   接口时序上,使用者不需关心SDRAM器件的时序、激活、预充电、刷新等繁琐操作;▲   每次读写操作长度可以支持超长包(65K及以上);▲   虚拟BRAM具有随机跳地址读写、数据掩码操作,通过组合,可实现多种灵活的存储方式;▲   方案中使用的32bit位宽 64Mb容量的SDRAM,理论带宽支持6.4Gbps,实际带宽可以跑6.1Gbps,读写效率在95%以上;▲   逻辑资源少,花费查找表242个,寄存器533个。可轻量快捷的嵌入到客户工程中;▲   时钟频率Fmax可以支持200Mhz以上,基本满足市场上所有SDRAM器件的最大频率;▲   EG4S可直接使用,外挂时,支可持安路其他系列FPGA器件;▲通过修文件中的宏定义,可以支持市场上不同容量大小,不同...
    2021 - 01 - 15 浏览次数: 440
  • Universal Serial Bus 3.0(简称为USB3.0)接口,特点是传输速率非常快,理论上能达到5Gbps,比常见的的480Mbps的High Speed USB(简称为USB 2.0)快10倍,全面超越IEEE 1394和eSATA。外形和普通的的USB接口基本一致,能兼容USB 2.0和USB 1.1设备。USB3.0因其高带宽、速度快在各个领域得到了广泛的应用。本文提供了一种基于安路科技EG4系列FPGA的USB3.0通信接口解决方案,安路科技是中国FPGA供应商,提供高性价比的FPGA产品。安路科技EG4系列FPGA的USB3.0通信接口解决方案的功能框图如下:外围设备通过EG4系列FPGA实现与USB3.0的控制器的数据交互,进而实现与USB HOST的通信。这种解决方案适合大多数的USB3.0应用场景,比如外围设备是高清的工业相机,通过FPGA缓存处理数据,经过USB3.0控制器实现与具有USB HOST的CPU平台的通信。EG4系列FPGA含有丰富的I/O资源,可以支持不同的I/O标准,因此可以和很多的外围设备进行通信。如下图所示,USB3.0控制器一般是32bits的标准FIFO接口和FPGA通信,控制接口一般采用UART、I2C、SPI等接口。32位并行接口的数据突发速率高达400MB/s,FPGA端时钟为100MHz。EG4系列FPGA特点:◆多达19600个 LUTs◆ 通用用户I/O数量最多达215个,支持多种I/O电平标准◆ 最大支持156 Kbits分布存储器◆ 最大支持1 Mbits 嵌入块存储器◆嵌入块存储器容量9 Kbits,可配置为真双口,8Kx1到512x18模式◆ 专用FIFO控制逻辑◆ 嵌入块存储器容量32 Kbits,可配置为真双口,可设置为2K*16或4K*8◆ 内嵌2M X 32bits的SDRAM(EG4S系列...
    2021 - 01 - 14 浏览次数: 499
  • 在FPGA中block ram是很常见的硬核资源,合理的利用这些硬件资源一定程度上可以优化整个设计,节约资源利用率,充分开发FPGA芯片中的潜在价值,本文根据前人总结的一些用法,结合安路科技FPGA做简单总结,说明基本原理。用法一:使用双口模式拆分成2个小容量的BRAM基本原理如下:以1K*9bit双端口配置模式为例,一个bram9k,可以当作两个512*9k rom将A端口的地址最高位固定接0,B端口的地址最高位固定接1,则通过A端口只能访问0~511的地址空间,通过B端口只能访问512~1023地址空间,互不冲突,相当于两个小容量的rom用法二:用作并行数据的多周期延时基本原理如下:将bram例化成简单双端口模式,并将写端口固定使能为写,读端口固定使能为读。将ram模式配置成  “读优先模式”,每次在写某个地址之前会先把该地址的数据输出用一个模长为N(N=4)的计数器,反复向ram中写数据,会得到一个延时为N+1的输出数据如下图:用法三:用作高速大规模计数器基本原理如下:以9Kbit  bram为例,设置成双端口,1k*9bit模式A端口doa[7:0]是低8bit 计数器输出,doa[8]是进位信号,给到B端口的使能B端口dob[7:0]是高8bit计数器输出。由于B端口数据有一个周期延时,将A端口数据延时一个周期之后与B端口构成16bit计数器也即一个9Kbit bram可以构造成一个16bit的计数器设计原型是两个8bit的计数器级联构造16bit计数rom初始化文件        用法四:构造高速复杂的状态机一般状态机原理框图如下:基于rom的状态机原理如下:首先明确 状态划分,状态跳转条件,状态输出将现态输出与输入给到rom_a的地址端,初始化值为输出...
    2020 - 10 - 28 浏览次数: 246


 
Copyright ©2018 - 2021 上海安路信息科技股份有限公司
犀牛云提供企业云服务