职位申请,请备注  姓名+申请职位+意向工作地点 发送至邮箱:campushr@anlogic.com

  • 职位名称
  • 招聘人数
  • 工作地点
  • 发布时间
    • 数字IC设计工程师(上海、成都、北京)
    • 3
    • 上海/成都/北京
    • 2021 - 07 - 14
    查看

    职位描述:

    1. 主要从事SOPC芯片模块级电路设计;

    2. 完成模块/SoC结构设计,RTL实现以及相关验证工作;

    3. 参与芯片综合,时序分析,DFT,测试工作;

    4. 参与版图设计指导性工作;

    5. 完成新产品开发过程中的文档工作;

    6. 完成新产品的silicon validation和debug相关工作直至量产。

    任职要求:

    1. 硕士或以上学历,电子工程学或微电子学专业毕业;

    2. 熟悉数字逻辑设计,验证,综合和测试;

    3. 熟悉Verilog语言和仿真环境,了解低功耗设计和SOC基本知识;

    4. 有相关综合,DFT及时序分析经验者为佳;

    5. 熟悉Design Compiler,IC Compiler,PrimeTime等EDA工具者为佳;

    6. 需要具备良好的沟通能力以及较强的工作主动性。

    • IC验证工程师(上海、成都)
    • 0
    • 上海/成都
    • 2021 - 07 - 14
    查看

    职位描述:

    1. 负责高速数模混合信号IP及产品研发;

    2. 负责高速数字设计验证,包括协议实现、混合信号环路、数字较准等RTL设计的验证;

    3. 基于SV或UVM搭建系统级验证平台,编写测试计划、测试用例以及收集覆盖率报告等,协助设计工程师进行debug。

    任职要求:

    1. 微电子、电路与系统相关专业,硕士及以上学位;

    2. 熟悉UVM/SystemVerilog/C/C++,具有实际使用经验的优先考虑;

    3. 熟练使用Perl或Python编写脚本;

    4. 对高速数字及混合信号设计和验证有一定的理解;

    5. 有团队合作精神,具有良好的沟通能力;

    6. 熟悉PCIE,USB,Gigabit Ethernet 等SERDES协议的优先考虑。

    • SoC设计工程师(上海、成都)
    • 0
    • 上海/成都
    • 2021 - 07 - 14
    查看

    职位描述:

    1. 负责超大规模芯片SoC IP设计,SoC系统集成,SoC芯片级低功耗设计和验证;

    2. RTL coding,逻辑功能仿真验证,前端综合,形式验证,timing sign off;

    3. 进行SOC RTL级和门级网表验证,FPGA原型平台测试验证,系统级调试; 

    4. 协助后端APR时序收敛,Timing sign off等相关工作;

    5. 完成 DFT 电路设计 / insertion,包括 Scan、Mbist、Bscan。

    任职要求:

    1. 微电子、电子、通信等相关专业硕士或以上学历;

    2. 对AMBA总线,NOC等总线协议熟悉优先;

    3. 熟悉各种CPU使用,ARM cortext A系列、M系列CPU、RISCV、MIPS 等优先;

    4. 熟悉各种视频IP(GPU/Video Codec)优先;

    5. 熟悉各种高速IP接口(DDR/USB/Ethernet/PCIe/MIPI/QSPI)优先;

    6. 熟知SOC集成,验证和sign off flow,具有系统级调试经验优先;

    7. 熟练使用VCS/Verdi/DC/PT/Formal/nLint等EDA工具优先;

    8. 熟练使用 Python/tcl/perl/matlab 等工具优先;

    9. 工作认真负责,具有良好的沟通能力以及团队合作意识。

    • 模拟IC设计工程师(上海、成都)
    • 0
    • 上海/成都/北京
    • 2021 - 07 - 14
    查看

    职位描述:

    1. 负责深亚微米FPGA芯片所需的模拟和混合信号电路设计开发。

    2. 电路包括但不限于Bandgap/LDO/OSC/PLL/ADC/IO/DDR/Serdes等。

    3. 具体工作内容:

    (1) 参与IP架构制定,撰写设计文档;

    (2) 用Matlab/Verilog/Verilog-A等工具进行系统建模,验证系统方案;

    (3) 电路实现和电路仿真;

    (4) 指导版图工程师完成版图设计和版图后仿真;

    (5) 和产品工程师一起完成IP集成验证和流片;

    (6) 制定IP的测试计划,并在流片后配合测试部门完成IP测试工作。

    任职要求: 

    1. 硕士或以上学历,电子工程学或微电子学专业毕业;

    2. 有强烈学习新知识新技能的愿望和优秀的学习能力;

    3. 熟悉模拟和混合信号IC电路(Bandgap/LDO/OSC/PLL/ADC/IO/Serdes)的设计和仿真;

    4. 熟悉CMOS工艺模拟集成电路设计、流片和测试流程,有流片和测试经验者优先;

    5. 熟练Cadence Virtuoso和Spectre、Hspice等设计软件;

    6. 熟悉Layout Guide,能指导版图工程师进行电路版图设计;

        7. 具有深亚微米电路设计经验;

        8. 有良好的沟通能力,良好的团队合作。

    • FPGA IP开发工程师(上海、成都)
    • 0
    • 上海/成都
    • 2021 - 07 - 14
    查看

    职位描述:

    1. 参与IP架构设计;

    2. 编写IP设计文档,编写RTL代码,进行仿真,并上板验证;

    3. 根据IP产生流程,编写IP GUI文档,打包源代码,编写模板文件,生成IP包,并测试IP包;

    4. 编写IP用户使用手册;

    5. 关注客户关于IP使用的反馈,并检查修正IP里的BUG;

    6. 对AE/FAE培训IP的使用,提供IP相关的技术支持。

    任职要求:

    1. 电子工程、微电子、通信工程或计算机等相关本科以上学历;

    2. 熟悉FPGA设计开发流程,熟练使用FPGA开发调试和仿真工具,掌握Verilog/VHDL语言;

    3. 熟悉Xilinx或者Altera等公司器件,了解其内部结构和基本IP;

    4. 熟练使用MATLAB,能用RTL实现C算法;

    5. 有FPGA的top-bottom设计理念,能将顶层设计需求细化成子模块;

    6. 有LVDS、DDR、PCI/PCIe、Ethernet、SRIO等高速接口之一应用设计经验者优先;

    7. 有信号处理、图像处理、电机驱动算法等经验优先。


友情链接:
Copyright ©2018 - 2021 上海安路信息科技股份有限公司
犀牛云提供企业云服务